The only source of knowledge is experience. (Albert Einstein)
1. Kiểm tra Timezone
|
1 |
# date |
2. Thay đổi Timezone theo múi giờ Việt nam
|
1 2 |
# rm -f /etc/localtime # ln -s /usr/share/zoneinfo/Asia/Ho_Chi_Minh /etc/localtime |
3. Đồng bộ Network Time Protocol NTP về server Việt Nam Cài đặt NTP
|
1 |
# yum install -y ntpdate |
Đồng bộ NTP server...
Bước 1. Cần khởi động mysqld với tùy chọn “–skip-grant-tables” để chạy mysql mà không cần root password Nếu là MySQL 5.7 hoặc cao hơn chạy trên CentOS/RHEL và Debian/Ubuntu hãy nhập lệnh:
|
1 2 3 |
systemctl stop mysqld systemctl set-environment MYSQLD_OPTS="--skip-grant-tables" systemctl start mysqld |
...
Bước 1. Update to DirectAdmin Custombuild 2.0
|
1 2 3 4 5 6 |
cd /usr/local/directadmin mv custombuild custombuild_1.x wget -O custombuild.tar.gz http://files.directadmin.com/services/custombuild/2.0/custombuild.tar.gz tar xvzf custombuild.tar.gz cd custombuild ./build update_da |
Bước 2. Update to PHP 7
|
1 2 3 4 5 |
cd /usr/local/directadmin/custombuild ./build update ./build set php1_release 7.0 ./build php d ./build rewrite_confs |
VHDL hay Verilog Bạn nên sử dụng ngôn ngữ nào cho thiết kế FPGA và ASIC của mình? Câu hỏi liệu Verilog hay VHDL tốt hơn cho người mới bắt đầu có được hỏi...
Metastability trong FPGA là gì? Nếu bạn đã từng thử dùng một số đầu vào cho FPGA, chẳng hạn như một nút bấm, hoặc nếu bạn đã phải qua các lĩnh vực đồng hồ,...
Xử lý các lỗi thời gian và metastability Crossing clock domain trong FPGA là một nhiệm vụ phổ biến, nhưng nó là một trong nhiều thứ làm hà thiết kế kỹ thuật số gặp...
Thời gian thiết lập và thời gian giữ tín hiệu trong FPGA là gì? Thời gian thiết lập và thời gian giữ là các khái niệm quan trọng cần hiểu cho mọi nhà thiết...
Làm thế nào để khắc phục sự chậm trễ tuyên dữ liệu với Pipelining Độ trễ truyền là khoảng thời gian để tín hiệu di chuyển từ nguồn đến đích. Sự chậm trễ truyền...
THANH GHI DỊCH =>Tạo delay, chuyển đổi dữ liệu nối tiếp và dữ liệu song song trong FPGA Thanh ghi dịch là một khối quan trọng phôt biến trong FPGA . Chúng được tạo...
Latch trong FPGA là gì? Khuyến cáo: Bạn không nên sử dụng chốt trong thiết kế FPGA! Nếu bạn không biết những gì bạn đang làm bạn có thể vô tình được tạo ra chốt với...
More
| H | B | T | N | S | B | C |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | |||
| 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 12 | 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 26 | 27 | 28 | 29 | 30 | ||
Phản hồi gần đây